Journée Thématique "Architecture et microarchitecture des systèmes généralistes"
L'objectif est de réunir la communauté nationale et de permettre des discussions informelles autour de ces thématiques, qui prennent de l'importance dans le cadre du développement de systèmes souverains tels que définis par le Chips Act européen.
Dates : le 28 Novembre 2024 de 9:00 à 16:30
Lieu : Grenoble INP (GI Amphi C), 46 Avenue Félix Viallet, Grenoble
Organisateurs : Arthur PERAIS
Thématiques : Méthodologies et Outils
Contexte
Le GDR SOC² et le laboratoire TIMA organisent une journée thématique sur l'architecture et la microarchitecture des systèmes généralistes ainsi que le jeu d'instruction RISC-V comme substrat de choix pour la communauté. L'objectif est de réunir la communauté nationale et de permettre des discussions informelles autour de ces thématiques, qui prennent de l'importance dans le cadre du développement de systèmes souverains tels que définis par le Chips Act européen.
Programme préliminaire
- 9h - 9h30 : Café accueil
- 9h30 - 9h40 : Introduction de la journée
- 9h40 - 10h45 : Arch/uarch pour la performance 1/2
- Keynote : "RISC-V: A Journey From Academia to Industry"; André Sintzoff (Thales DIS)
- "Architecting Value Prediction around In-order Execution", Pierre Ravenel (Kalray/TIMA)
- 10h45 - 11h15 : Café
- 11h15 - 12h05 : Arch/uarch pour la performance 2/2
- "Address/Data Instruction Steering in Clustered General Purpose Processors", Chandana Deshpande (TIMA)
- "One cache, Many systems - The Open-Source High-Performance L1 Data Cache (HPDcache)", César Fuguet (CEA / Inria)
- 12h05 - 13h30 : Repas
- 13h30 - 15h : Arch/uarch pour la sécurité
- Keynote : "Selective Speculation : Using Speculative Barriers for Spectre Mitigation", Ronan Lashermes (Inria/SED & LHS)
- "Ways for improving the performance of RISC V architectures in the worlds of error-correcting codes and cryptographic algorithms", Cyrille Chavet (TIMA)
- "Can a CISC approach secure a RISC architecture?", Juliette Pottier (Nantes Université, IETR)
- 15h - 15h30 : Café
- 15h30 - 16h20 : Pot pourri (interaction HW/SW, modélisation & methodologie)
- "Le support d'accélérateurs par un compilateur", Henri-Pierre Charles (CEA DSCIN)
- "Open source simulation of coherent multi-chip architectures", Luis Bertran-Alvarez (LIRMM)
- 16h20 - 16h30 : Outroduction de la journée
Participation
La participation est gratuite dans la limite des places disponibles, mais obligatoire.
Le formulaire d'inscription est à l'adresse suivante : https://evento.renater.fr/survey/journee-thematique-soc-kbyrm5
Compte-rendu
Les compte-rendus des journées thématiques, incluant notamment pour certaines les supports de présentation des orateurs ne seront disponibles sue pour les membres du GDR SoC2.
Les informations sur la procédure d'inscription au GDR se trouvent sur la page Rejoidre le GDR.
